首先需要指出的是，只有无源晶振除了频率输出脚，还有另外一个频率输入脚。有源晶振没有频率输入脚，它的主要脚位包括电压输入脚与频率输出脚，因此这里所指的“晶振两端布线长度”为无源晶振，即石英晶体谐振器(Crystal)，而非有源晶振（OSC）。

无源晶振两端（即频率输出脚与输入脚）布线长度尽量等同，并且尽量靠近IC管脚，特别是晶振频率越高时越要注意。同时建议，晶振本身也是噪声源，因此要求晶振PCB布线设计走线越短越好。

无源晶振频率信号输入端与其频率信号输出端布线长度等同的目的是保持晶振输出频率的稳定性，该原理等同于给晶振这两个管脚分别串联两颗同值电容的原因。比如，在晶振PCB布线设计时，基于晶振本身的负载电容值及PCB杂散电容对晶振的影响，一般情况下会给无源晶振32.768KHz的两个管脚分别串联一颗同值的15~18PF电容。换句话说，我们建议若晶振的频率输入脚串联的为15PF的电容，那么，该颗晶振的频率信号输出脚位串联的电容值也应该为15PF,而非18PF。

在晶振PCB布线设计时，不管是要求外接电容要与晶振进行匹配，电容等值，还是布线尽量短且长度一样等，目的只有一个，那就是尽量减少外界对晶振输出频率精度及稳定性的各种可能性干扰。

随着智慧生活的逐步开启，电子技术也在同步飞速发展。PCB的密度越来越高。PCB设计方式的差异对晶振抗力影响很大。因此，在进行晶振PCB布线设计时，必须遵守PCB设计的最基本原则，力求符合抗干扰设计之要求。

晶振电路为数字系统提供的关键时钟信号源，它若失效，整个系统将面临崩溃。PCB尺寸过大时，走线必然延长，阻抗自然增加，抗噪声能力下降，成本也增加；若PCB尺寸过小，则散热性能会降低，且邻近线路易相互干扰。因此在布线设计时，应该针对晶振给予从优及特殊照顾。在晶振选型时，务必选择性能可靠及高品质晶振产品。