2008年4月前，在中国国内、外的集成电路中，完成AFC功能的电路已经有很多种类，但其基本原理都是通过对基准频率的信号进行比较，再引入负反馈完成此功能的。但是大多设计都存在锁定速度慢、锁定频率单一、锁定精度差的缺点。该设计充分考虑以上缺点，采用具有快速响应能力的ECL方式的D触发器和Bi-CMOS设计方案，完成了电路内部AFC模块的设计，并采用特殊的逻辑理论，实现了通过三个不同窗口，监控AFC锁定的精度和锁定的范围。^[1]

《高精度多窗口自动相位控制模式的全制式视频解调电路》的目的是提供一款具有高精度多窗口自动相位控制模式的全制式视频解调电路。^[1]

《高精度多窗口自动相位控制模式的全制式视频解调电路》包括：内部VCO振荡模块、模拟信号粗调整模块、数字AFC调整模块、模拟信号细调整模块和PLL反馈模块；内部VCO振荡模块的一个输出端接模拟信号粗调整模块中的分频器输入端，内部VCO振荡模块的另一个输出端接数字AFC调整模块中的计数器输入端，内部VCO振荡模块的第三个输出端接模拟信号细调整模块中乘法器的输入端；模拟信号细调整模块中乘法器的输出端、数字AFC调整模块中逻辑运算的输出端、模拟信号粗调整模块中乘法器的输出端分别接PLL反馈模块的输入端；PLL反馈模块的输出端接内部VCO振荡模块的控制端。

数字AFC调整模块中，设计了三个AFC判定窗口，该模块包括了输入VCO信号模块、计数器模块、与非门模块、反馈电压模块；其中VCO信号模块完成对输入信号的放大处理，然后将信号送入计数器模块；计数器模块将模拟信号转化为数字信号再进入与非门模块；与非门模块完成对三个判断窗口的设置并通过端口读出，同时控制于反馈电压模块；反馈电压模块最终完成对输入信号的反馈控制。

与非门模块设定的三个判断窗口具体值为±187.5千赫、±1.6兆赫和±2.3兆赫。^[1]

其中数字AFC调整模块是《高精度多窗口自动相位控制模式的全制式视频解调电路》的特殊模块。其设计工作原理如下：首先将内部产生的VCO振荡信号输入数字AFC调整模块，然后传入后面的计数器，此计数器采用12级带始能和清0控制的ECL式的D触发器实现，其中由始能和清0控制线确定了计数器的工作时段为40μs。由12级D触发器产生的电平信号按照一定的逻辑关系进入到六个（即三组）与非门中。其中通过和第二个与非门的处理，可以读出与基准频率误差范围在±187.5千赫内的VCO振荡误差，其中最小误差精度为1/40μ＝25千赫。通过第三和第四个与非门的处理，可以判断出VCO振荡信号与基准频率的误差是否在±1.6兆赫内。而通过第五和第六个与非门的处理，可以控制AFC的锁定范围在±2.3兆赫内。六个与非门共同作用在VPLL端，产生出反馈于VCO的电压。具体方案如（图2）所示。

此发明采用的AFC窗口判断设定方式，提高了AFC的精度和可读性。^[1]

由于采用了数模共同作用完成AFC功能的设计，不但集成了各种制式的转化，还精简了电路外围的应用。三个锁相调整模块的同时作用，即提高了电路的控制选择范围，又提高了锁相的精度。数字AFC调整模块的设计，更是准确的确定出三种不同精度的AFC判断窗口，提升了电路的工作效率和AFC的控制精度。^[1]

图1是《高精度多窗口自动相位控制模式的全制式视频解调电路》中的完成锁相功能的模块的原理方框图。图中包括：内部VCO振荡模块11、模拟信号粗调整模块12、数字AFC调整模块13、模拟信号细调整模块14和PLL反馈模块15。

图2是该发明中的完成数字AFC调整功能模块的原理方框图。该图中包括：输入VCO信号模块21、计数器模块22、与非门模块23、反馈电压模块24。

图3为数字AFC设定的三个判断窗口的示意图。

图4为计数器模块22中一级ECL式的D触发器电原理图。^[1]

《高精度多窗口自动相位控制模式的全制式视频解调电路》是一种具有带高精度、高响应速度、多窗口（三个锁定判断窗口）的AFC（自动相位控制）的全制式视频解调集成电路。主要涉及数字AFC控制的部分，属于高速PLL（锁相环）领域。^[1]

1.《高精度多窗口自动相位控制模式的全制式视频解调电路》其特征在于该电路包括一个特殊的锁相环模块，此锁相环模块包括：内部VCO振荡模块（11）、模拟信号粗调整模块（12）、数字AFC调整模块（13）、模拟信号细调整模块（14）和PLL反馈模块（15）；内部VCO振荡模块（11）共分三路输出，其中内部VCO振荡模块（11）的个输出端接模拟信号粗调整模块（12）中的分频器输入端，内部VCO振荡模块（11）的第二个输出端接数字AFC调整模块（13）中的计数器输入端，内部VCO振荡模块（11）的第三个输出端接模拟信号细调整模块（14）中乘法器的输入端；模拟信号细调整模块（14）中乘法器的输出端、数字AFC调整模块（13）中逻辑元算的输出端、模拟信号粗调整模块（12）中乘法器的输出端分别接PLL反馈模块（15）的输入端；PLL反馈模块（15）的输出端接内部VCO振荡模块（11）的控制端模拟信号粗调整模块（12）分频器的输出端接乘法器的输出端，数字AFC调整模块（13）的逻辑运算输出端接AFC输出，数字AFC调整模块（13）中，设计了三个AFC判定窗口，该模块包括了输入VCO信号模块（21）、计数器模块（22）、与非门模块（23）、反馈电压模块（24）；其中VCO信号模块（21）完成对输入信号的放大处理，然后将信号送入计数器模块（22）；计数器模块（22）将模拟信号转化为数字信号再进入与非门模块（23）；与非门模块（23）完成对三个判断窗口的设置并通过端口读出，同时控制于反馈电压模块（24）；反馈电压模块（24）最终完成对输入信号的反馈控制。

2.根据权利要求1所述的高精度多窗口自动相位控制模式的全制式视频解调电路，其特征在于与非门模块（23）设定的三个判断窗口具体值为±187.5千赫、±1.6兆赫和±2.3兆赫。^[1]

该发明中的高精度多窗口自动相位控制模式的全制式视频解调电路包括：内部VCO振荡模块11、模拟信号粗调整模块12、数字AFC调整模块13、模拟信号细调整模块14和PLL反馈模块15；内部VCO振荡模块11的一个输出端接模拟信号粗调整模块12中的分频器输入端，内部VCO振荡模块11的另一个输出端接分别接数字AFC调整模块13中的计数器输入端和模拟信号细调整模块14中乘法器的输入端；模拟信号细调整模块14中乘法器的输出端、数字AFC调整模块13中逻辑元算的输出端、模拟信号粗调整模块12中乘法器的输出端分别接PLL反馈模块15的输入端；PLL反馈模块15的输出端又接内部VCO振荡模块11的控制端，控制内部VCO振荡模块11的振荡频率。

数字AFC调整模块14中，设计了三个AFC判定窗口，该模块包括了输入VCO信号模块21、计数器模块22、与非门模块23、反馈电压模块24；其中VCO信号模块21完成对输入信号的放大处理，然后将信号送入计数器模块22；计数器模块22将模拟信号转化为数字信号再进入与非门模块23；与非门模块23完成对三个判断窗口的设置并通过端口读出，同时控制于反馈电压模块24；反馈电压模块24最终完成对输入信号的反馈控制。与非门模块23设定的三个判断窗口具体值为±187.5千赫、±1.6兆赫和±2.3兆赫。^[1]

这里给出了具体的原理方框图（图2），其中输入的VCO信号经过放大限幅处理后，分为in1、in1’两路进入到计数器模块。计数器的位数为12位，由12个带置位端和清零端的D触发器级联组成。D触发器如图4所示，其中A1是置位端，A2是清0端，它们是受前端电路控制，以确定计数器的在收到计数信号的40微秒内开始由起始数递减，其中不同制式的起始数不同（如38兆赫对应的起始数为4095）。Q1、Q2’为D触发器的输出端，两路信号既进入下一级触发器作为输入信号，又进入与非门模块内进行逻辑组合运算。12级D触发器共输出24个（12组）信号，按照特定的逻辑关系进入与非门模块（如图2），在6个与非门模块中进行逻辑运算，其运算的结果为表1所示，分为了（+91）-（+63）-（+7）-（-8）-（-64）-（-92）六个端点。因为计数时间为40微秒，所以分别对应的频率点就分别约为（+2.3M）-（+1.6M）-（+187.5K）-（-187.5K）-（-1.6M）-（-2.3M），其计算方式为：64/（40微秒）＝1.6兆赫。这样就确定出三个不同的判定窗口±187.5千赫、±1.6兆赫和±2.3兆赫。在±187.5千赫窗口的控制下，将D触发器1、D触发器2和D触发器3的Q信号读出，从而精确的判断内部VCO的振荡频率，其最小精度为1/40μ＝25千赫；若信号频率超出±187.5千赫，就将在±1.6兆赫窗口的控制下，判断出是否在±1.6兆赫内，若在，读出1，若不在，读出0；若信号频率超出了±1.6兆赫，就将在±2.3兆赫窗口的控制下，判断出是否在±2.3兆赫内，若在，则AFC可以控制，若偏出，则AFC就放弃控制。这三个判断窗口的示意图如图3所示。当信号频率在±2.3兆赫内，那么三个控制窗口共同作用在反馈电压模块24上，产生出反馈电压，控制VCO信号。

此模块采用Bi-CMOS工艺进行设计，计数器、与非门等模块都采用双极管设计完成，控制开关采用MOS管设计完成，既保证了此模块的快速响应能力和高频特性，又保证了控制的精准度和功能的完备性。而此工艺现阶段在中国国内已经成熟，可以达到生产要求。^[1]

表1为计数器的输出信号进入与非门组成后产生的逻辑关系数值（即三个判断窗口的换算方式）。

2011年，《高精度多窗口自动相位控制模式的全制式视频解调电路》获得第七届江苏省项目奖优秀奖。^[3]